半导体新路径探索与实践（何庭波 ISCAS 2026 主旨演讲全文）

半导体新路径探索与实践

             （2026年5月25日，上海·国际电路与系统研讨会）

尊敬的各位专家、各位同仁：

大家好！非常荣幸在ISCAS 2026这一国际顶级电路与系统盛会，与全球业界精英共同探讨半导体产业的未来方向。今天，我想围绕“后摩尔时代的半导体新路径”，分享华为六年探索的思考、实践与展望，并正式提出指导产业持续演进的新原则——韬（τ）定律。

一、摩尔定律走到尽头：后摩尔时代的双重困局

六十年来，摩尔定律依靠几何缩微，也就是不断缩小晶体管物理尺寸，持续驱动半导体产业迭代升级，支撑了全球数字经济的高速发展。但今天，这条产业主路径已经迎来物理与经济的双重极限，原有范式难以为继。

第一，物理极限已经逼近。晶体管尺寸逼近原子量级，量子隧穿效应导致漏电、发热、功耗失控，单纯缩小尺寸带来的性能红利大幅收窄，继续推进几何缩微的边际效益快速衰减。

第二，经济极限彻底崩塌。3nm制程单颗芯片设计成本超过10亿美元，单次流片费用突破5亿美元；2nm及以下工艺研发与制造成本呈指数级攀升，投入产出比严重失衡，全球仅有极少数企业能够参与，产业创新活力被严重抑制。

第三，算力供需严重错配。AI、云计算、自动驾驶、物联网对算力、能效、带宽的需求呈指数级增长，而制程缩微放缓导致芯片性能提升幅度大幅收窄，行业普遍面临“内存墙、功耗墙、带宽墙”三大瓶颈。

全球半导体产业正站在历史转折点：修补摩尔定律无济于事，延续几何缩微是死胡同。我们必须跳出固有思维，探索一条全新、可持续、可规模化的演进路径。

二、韬（τ）定律：以“时间缩微”替代“几何缩微”

基于六年技术攻坚与产业实践，华为正式提出韬（τ）定律——以“时间缩微”替代“几何缩微”，以系统性降低全层级时间常数τ为核心目标，通过逻辑折叠、全栈协同、系统重构等创新技术，持续压缩信号传播时延，构建后摩尔时代半导体与电子系统的全新演进体系。

（一）核心内涵：从“缩尺寸”转向“缩时间”

摩尔定律的核心是空间维度优化：缩小晶体管面积，追求单位面积晶体管数量增长。

韬定律的核心是时间维度优化：不再把晶体管面积作为技术进步的唯一衡量标准，转而将信号传播时延τ作为核心优化指标，覆盖从晶体管开关、电路走线、芯片互联到数据中心业务负载，跨度达12个数量级的全电子系统。

简单来说：摩尔定律是“螺蛳壳里做道场，把房子越盖越小”；韬定律是“在同样的地基上，把电路改成立体结构，减少信号绕路等待，用更快的信号传输实现性能跃升”。

（二）四层全栈协同优化体系

韬定律构建了器件—电路—芯片—系统四层协同优化框架，层层压缩时延，实现性能、密度、能效同步提升：

1. 器件层：底层降时延

革新晶体管结构与互联材料，降低电阻与寄生电容，从物理源头缩短信号开关与传输时延，夯实全链路优化基础。

2. 电路层：逻辑折叠技术

将传统二维平面电路，重构为垂直堆叠的多层有源层结构，数字、模拟、存储电路分层立体排布。在固定成熟制程下，晶体管密度可阶段性提升55%，芯片能效提升41%，关键路径走线缩短50%以上。

3. 芯片层：异构+存算一体架构

打破“计算与存储分离”的传统架构，融合存算一体、Chiplet芯粒、2.5D先进封装技术，重构芯片内部算力与存储布局，破解内存墙瓶颈。

4. 系统层：灵衢高速统一互联

自研灵衢高速互联总线，实现多芯粒统一内存编址，打通芯片间、系统间数据传输壁垒，将系统级通信时延降低60%以上，实现全系统能效最优 。

（三）核心价值：不依赖EUV，成熟制程实现越级性能

韬定律最大的价值，是摆脱对尖端EUV光刻机的单一依赖，依托28nm、14nm成熟制程，叠加架构与系统创新实现换道超车。

基于韬定律技术体系，华为过去六年已设计并量产381款自研芯片；按照现有技术路线推进，预计到2031年，高端芯片的晶体管密度可达到1.4nm制程同等水平，实现后摩尔时代的可持续迭代 。

三、六年实践：韬定律技术落地成果

六年以来，华为围绕韬定律完成全栈技术验证，在移动端、AI算力两大核心领域实现规模化落地。

（一）移动端麒麟芯片：逻辑折叠商用落地

麒麟2026芯片将率先商用逻辑折叠技术，进入硅片验证阶段，CPU大核频率提升至3.1GHz；后续麒麟2027、2028、2029将持续迭代优化，2029年CPU大核频率突破4GHz。

沿韬定律路径持续演进，麒麟SoC在典型场景下的使用效率，3—5年内可提升一倍以上。

（二）昇腾AI芯片：芯粒+先进封装融合创新

昇腾910C、昇腾950、昇腾990系列AI芯片，采用Chiplet芯粒、2.5D扇出封装、存算一体融合架构，依托成熟工艺实现算力跃升；预计到2035年，AI硬件集成度可实现100倍增长，持续支撑大模型、自动驾驶等海量算力需求。

（三）全产业链协同验证

韬定律技术体系已在手机、服务器、车载、物联网等场景完成量产验证，形成从底层器件到终端应用的完整技术闭环，具备大规模产业化推广条件。

四、后摩尔时代三大产业赛道

后摩尔时代，半导体产业将形成三条并行演进赛道，共同推动行业持续创新：

（一）传统制程追赶赛道

持续攻坚7nm、5nm、3nm先进制程，沿着摩尔定律原有路径继续缩小晶体管尺寸，追求极致物理性能，是高端算力场景的重要补充路径。

（二）系统级创新赛道

从“单一芯片性能竞争”转向“全系统能效竞争”，以韬定律为核心，推动产业从“制程驱动”向“架构+芯片+软件协同驱动”转型，依托AI、新能源、汽车电子等应用场景释放系统创新红利，是后摩尔时代的主流可持续路径。

（三）开放合作生态赛道

韬定律是开放、兼容、可扩展的技术体系，不封闭、不排他，欢迎全球企业、科研机构、高校共同参与技术研发、标准制定与生态建设，构建开放共赢的全球半导体产业新生态。

五、未来展望：开放协同，共筑产业新生态

后摩尔时代，没有任何一家企业能独善其身，也没有任何一条技术路径可以单打独斗。韬定律的落地推广，离不开全球产业链、供应链、创新链的深度协同。

在此，我郑重发出三点呼吁：

第一，开放技术合作。华为愿开放韬定律核心技术框架、逻辑折叠IP、灵衢高速总线协议，与全球伙伴联合研发、共享技术成果。

第二，共建产业联盟。携手打造韬定律产业联盟，制定统一技术标准、测试规范与接口协议，推动技术规模化落地。

第三，深化跨界协同。联合材料、设备、设计、封装、终端全产业链伙伴，共同攻克器件、架构、软件关键瓶颈，加速技术迭代升级。

我们坚信，后摩尔时代的半导体产业，依然拥有广阔的创新空间。以韬定律为共识，全球产业同仁携手并肩，就能持续突破技术瓶颈，让半导体技术不断进步，让数字经济惠及全球每一个人。

我的分享到此结束，谢谢大家！